Questões

Total de Questões Encontradas: 82

Ano: 2014 Banca: CESPE Órgão: TJ-SE Prova: Analista Judiciário - Suporte e Infraestrutura
Texto Associado Texto Associado
Acerca das arquiteturas de hardware de servidores RISC, CISC e Mainframe, julgue os itens a seguir.
A abordagem da arquitetura CISC (complex instruction set computer) procura minimizar o número de ciclos para que uma instrução seja executada, e aumenta, em contrapartida, o número de instruções por programa. 
C
Certo
E
Errado
A técnica de atualização da memória cache, na qual as escritas são feitas apenas nessa memória, e a memória principal só é atualizada se o bit de atualização do bloco substituído tiver o valor 1, é denominada
A
write-through
B
write-back
C
write-on-update
D
write-if-updated
E
write-when-updated
Qual característica NÃO se refere à memória cache de processadores?
A
Tem o objetivo de reduzir o tempo de acesso à memória principal.
B
Os dados nela armazenados são cópias de parte da memória principal.
C
É implementada pelo sistema operacional com suporte do hardware.
D
Pode ser inserida diretamente no chip do processador.
E
É comumente encontrada em processadores RISC.
Na Arquitetura RISC,
A
as instruções geradas pelos compiladores são armazenadas na memória ROM e para serem executadas na CPU devem ser inicialmente interpretadas pelos microprogramas.
B
as instruções são interpretadas por microprogramas e posteriormente armazenadas na CPU.
C
as instruções, na sua maioria, necessitam de mais de um ciclo de máquina para serem executadas.
D
o código gerado pelos compiladores é constituído de instruções complexas, armazenados na memória EPROM.
E
as instruções geradas pelos compiladores são armazenadas na memória RAM.
Considere:

I .  O objetivo da máquina RISC é executar, em média, uma instrução por ciclo.  
II.  Compiladores para máquinas CISC fazem uso intenso de registradores, o que incrementa o tráfego de memória.  
III.  As máquinas CISC possuem substancialmente mais registradores do que as máquinas RISC.

É correto o que consta em
A
I, apenas.
B
II, apenas.
C
III, apenas.
D
II e III, apenas.
E
I, II e III.
Também chamado de contador do programa (program counter), o apontador de instruções é um registrador que tem por função
A
armazenar a instrução que está sendo executada.
B
manter atualizado o endereço de memória da próxima instrução que deve ser executada.
C
armazenar códigos de condição gerados pela unidade lógica e aritmética. 
D
indicar ao computador que sequência de microoperações ele deve realizar. 
E
armazenar o endereço da última instrução executada. 
Considere: 
Imagem da Questão
É correto afirmar que os CPIs para cada sequência, 1 e 2, são, respectivamente,
A
3 e 5
B
4 e 3
C
4 e 6
D
5 e 6
E
6 e 5
É a unidade que armazena a posição de memória que contém a instrução que o computador está executando em um determinado momento. Ela informa à ULA qual operação a executar, buscando a informação (da memória) que a ULA precisa para executá-la.

O texto se refere à
A
ISA − Unidade de Arquitetura Integrada.
B
UCP − Unidade Central de Processamento.
C
ALU − Unidade Aritmética e Lógica.
D
UC − Unidade de Controle.
E
PCI − Unidade de Controle de Periféricos.
Os processadores possuem diversas características técnicas que os tornam diferentes entre si. Sobre eles é correto afirmar que atualmente
A
há uma memória super-rápida localizada dentro dos processadores chamada memória cache, que pode ser classificada em níveis como L1, L2 e L3, dependendo do processador.
B
um processador de 4 núcleos é, necessariamente, mais rápido do que um processador de 2 núcleos.
C
alguns processadores da Intel possuem um recurso chamado double-threading, que simula dois processadores por núcleo de processamento, todos com o mesmo desempenho de processadores reais.
D
um computador que utiliza um processador de clock mais elevado é, necessariamente, mais rápido que outro que utiliza um de clock mais baixo.
E
o clock interno, que representa o número de ciclos por milissegundo de um sinal de sincronismo usado dentro do processador, é medido na casa dos MHz (mega-hertz). 
As principais variáveis em uma organização de processadores multicore são o número de núcleos no chip, o número de níveis da memória cache e a quantidade de memória cache que é compartilhada. Neste contexto, o processador Intel Core i7, introduzido em 2008, implementava 4 processadores x86 SMT (Simultaneous Multithreading), cada um com
A
cache L2 dedicada e uma cache L3 compartilhada.
B
cache L1 dedicada e cache L2 compartilhada.
C
cache L1 compartilhada de 8MB e cache L2 dedicada, de 2MB.
D
caches L1, L2 e L3 dedicadas.
E
caches L1, L2 e L3 compartilhadas.
Página 8 de 9